強(qiáng)勢(shì)入局芯粒技術(shù)鏈 東方晶源PanSys產(chǎn)品重磅發(fā)布

隨著芯片制程不斷逼近物理極限，摩爾定律的延續(xù)將更依賴(lài)于系統(tǒng)級(jí)優(yōu)化和工藝革新。基于先進(jìn)封裝技術(shù)的芯粒（Chiplet）系統(tǒng)是除晶體管尺寸微縮之外，獲取高性能芯片的另一個(gè)重要途徑。然而，芯粒系統(tǒng)集成不是一個(gè)簡(jiǎn)單的堆疊過(guò)程，其設(shè)計(jì)面臨巨大的挑戰(zhàn)和困境。由于芯粒間的密集排布導(dǎo)致電磁、散熱、翹曲問(wèn)題突出且互相關(guān)聯(lián)，為此必須通過(guò)大規(guī)模、精準(zhǔn)高效的多物理場(chǎng)耦合仿真來(lái)驅(qū)動(dòng)芯粒系統(tǒng)設(shè)計(jì)，預(yù)測(cè)并調(diào)控工藝、成本和良率。

針對(duì)上述芯粒系統(tǒng)優(yōu)化設(shè)計(jì)對(duì)多物理場(chǎng)仿真分析的關(guān)鍵需求，東方晶源于近期推出多物理場(chǎng)耦合仿真分析工具PanSys。該工具內(nèi)嵌了專(zhuān)門(mén)針對(duì)芯粒系統(tǒng)而設(shè)計(jì)的自適應(yīng)網(wǎng)格剖分引擎與高性能多物理場(chǎng)耦合求解器，建立了與芯片數(shù)字后端設(shè)計(jì)的接口，自動(dòng)導(dǎo)入芯粒及其封裝設(shè)計(jì)，構(gòu)建高保真的多芯粒集成三維模型，實(shí)現(xiàn)對(duì)芯粒系統(tǒng)熱傳導(dǎo)、熱失配以及翹曲進(jìn)行高效精準(zhǔn)的仿真計(jì)算。

東方晶源PanSys可用于：（1）芯粒系統(tǒng)多物理場(chǎng)耦合仿真；（2）熱-力感知的芯粒系統(tǒng)布局設(shè)計(jì)；（3）芯粒系統(tǒng)先進(jìn)封裝工藝調(diào)優(yōu)。核心功能包括：

• 支持2.5D/3D-IC的芯粒系統(tǒng)集成設(shè)計(jì)，無(wú)縫對(duì)接主流EDA設(shè)計(jì)工具；
• 支持自適應(yīng)網(wǎng)格剖分，關(guān)鍵部位網(wǎng)格自動(dòng)加密；
• 支持穩(wěn)態(tài)與瞬態(tài)熱-力耦合分析，流體-流固界面?zhèn)鳠岱治觯?/li>
• 采用集群計(jì)算技術(shù)，實(shí)現(xiàn)大規(guī)模芯粒系統(tǒng)的高效多物理場(chǎng)耦合仿真分析；
• 可視化用戶(hù)界面GUI，及豐富的數(shù)據(jù)后處理分析功能。

PanSys產(chǎn)品的推出將極大地提升芯粒系統(tǒng)的設(shè)計(jì)效率，縮短芯片研發(fā)周期，助力國(guó)產(chǎn)芯粒產(chǎn)業(yè)的快速發(fā)展。同時(shí)，該產(chǎn)品作為一款完全自主知識(shí)產(chǎn)權(quán)的芯粒系統(tǒng)多物理場(chǎng)耦合仿真分析EDA工具，打破了該領(lǐng)域長(zhǎng)期被國(guó)際上幾大EDA巨頭壟斷的局面，率先實(shí)現(xiàn)國(guó)產(chǎn)EDA工具在該領(lǐng)域的突破，確保國(guó)內(nèi)芯粒技術(shù)鏈的完整和安全。值得一提的是，近年來(lái)東方晶源還充分發(fā)揮在EDA領(lǐng)域的長(zhǎng)期積累和技術(shù)優(yōu)勢(shì)，深度參與芯粒EDA團(tuán)體標(biāo)準(zhǔn)的制定，通過(guò)多種方式推動(dòng)國(guó)內(nèi)芯粒產(chǎn)業(yè)的發(fā)展。

未來(lái)，東方晶源將以PanSys產(chǎn)品為紐帶，進(jìn)一步加強(qiáng)與產(chǎn)業(yè)鏈上下游的合作，向上拓展至前端設(shè)計(jì)領(lǐng)域，在設(shè)計(jì)中加入多物理場(chǎng)仿真對(duì)工藝偏差的考量，制定具備多物理場(chǎng)感知的設(shè)計(jì)方案；向下與Fab和設(shè)備/材料廠商緊密協(xié)作，將設(shè)計(jì)需求反饋給制造端。不斷深化設(shè)計(jì)與制造工藝協(xié)同優(yōu)化（DTCO）的技術(shù)路線，從而提升良率，降低芯片成本，推進(jìn)集成電路制造工藝發(fā)展，持續(xù)夯實(shí)公司在集成電路良率管理的領(lǐng)先地位。