2nm芯片戰(zhàn)一觸即發(fā)：臺積電先發(fā)制人，蘋果率先吃雞

來源：雷科技AI硬件組?|?編輯：冬日果醬?|?排版：GUAN

差不多一個月前，蘋果 COO 杰夫·威廉姆斯 (Jeff Williams) 低調到訪臺積電，根據(jù)媒體報道，此行就為一件事：確保給到蘋果的 2nm 產能。沒辦法，臺積電的產能實在太搶手了。不管手機芯片廠商、PC 芯片廠商，還是 AI 芯片廠商都在爭奪臺積電「相對有限」的產能，以至于面對臺積電的漲價也欣然接受，英偉達創(chuàng)始人兼 CEO 黃仁勛甚至公開力挺臺積電漲價。

而后，臺積電的市值一度沖上 1 萬億美元。不過還好，還沒有廠商能與蘋果爭奪臺積電 2nm 的首發(fā)產能。據(jù)供應鏈目前透露，作為臺積電最大客戶，蘋果已經規(guī)劃在明年的 M5 芯片上首發(fā)采用臺積電 2nm 工藝。就在本周，臺積電將提前啟動 2nm 的試產。據(jù)工商時報援引業(yè)內人士報道，臺積電 2nm 制程將于本周試產，蘋果 M5 芯片不僅拿下 2025 年首批產能外，也將率先導入下一代 3D 先進封裝工藝 SoIC（系統(tǒng)整合芯片）。因為相對 AI 芯片采用的 CoWos 封裝工藝更簡單，所以預期 SoIC 封裝工藝的產能將在明年擴大至少一倍，也就是每月 8 千片以上。當然，2nm 不是臺積電的獨角戲，三星以及英特爾也都希望在這個節(jié)點縮短與臺積電之間的差距，甚至實現(xiàn)超越。

7 月 9 日，三星就在官網(wǎng)確認，日本人工智能公司 Preferred Networks（PFN）提前預訂了三星 2nm 的產能，用來生產旗下第二代 AI 芯片。而英特爾這邊，不僅準備了 20A（2nm）制程工藝，同期還有 18A（相當于 1.8nm）工藝。但無論是臺積電、三星還是英特爾，他們的最新計劃都是計劃在 2025 年投入量產，屆時將是一場史無前例的 2nm 大戰(zhàn)。

蘋果 M5 首發(fā)，還有 SoIC 全新封裝工藝

在今年 5 月 23 日的一場論壇上，臺積電工藝開發(fā)副總經理張曉剛透露，目前 2nm 工藝開發(fā)進展順利，「按計劃 2025 年左右可實現(xiàn)量產。」

在 2nm 工藝節(jié)點上，臺積電的準備可謂全面。首先是在晶體管架構上，臺積電終于要在 2nm 工藝上采用全新的 GAA（Gate-All-Around）晶體管架構。不同于傳統(tǒng)的 FinFET 架構，這種技術能夠在性能和功耗上實現(xiàn)顯著提升。關于 GAA 技術，雷科技在《3nm 的芯片戰(zhàn)爭，才剛剛開始》中有過比較詳細的介紹，其中就談到：

計算性能最底層其實就是晶體管的「一開一關」，代表了二進制中的「0」和「1」，更底層是對晶體管內通道（又稱溝道）的控制能力。FinFET 第一次將通道從橫向轉為豎向，而三星采用了寬通道（納米片）的 GAAFET 技術，在單位面積內支持更多通道的控制……

總而言之，GAA 晶體管是大勢所趨，不過不同于三星在 3nm 節(jié)點上就導入這種晶體管架構，臺積電早早就定下在 2nm 節(jié)點導入的計劃。此外，臺積電的 2nm 工藝還可能引入了背面供電技術，這種技術通過在芯片背面布置電源軌，減少了電源傳輸路徑中的阻抗，提高了電源效率和信號完整性。簡言之，就是提高通過電源利用率，來提高芯片的能效。但盡管臺積電此前表示，將在 2026 年將背面供電技術率先導入 N2P 工藝（臺積電 2nm 的一個版本），最近卻有報道指出，N2P 仍將采用常規(guī)供電電路。不過可以肯定的是，臺積電 2nm 工藝的全系版本都將增加全新的 NanoFlex。

在今年 4 月的北美峰會上，臺積電專門提到了 NanoFlex 技術，并表示 NanoFlex 將使芯片設計人員能夠在同一塊設計中混合和匹配來自不同庫（高性能、低功耗、面積高效）的單元，從而使設計人員能夠微調其芯片設計，以優(yōu)化性能、功率和面積（PPA）。另外根據(jù)臺積電官方介紹，臺積電 2nm 將于 2025 年下半年開始量產。而與 N3E 節(jié)點（臺積電第二代 3nm 工藝）相比，N2 工藝在相同功耗下的性能提升了 10%到 15%，在相同性能下功耗降低了 25%到 30%。這些改進使得 2nm 工藝能夠在高性能計算和移動設備中發(fā)揮關鍵作用，不管是智能手機、PC，還是紅得發(fā)紫的 AI 芯片都將受益于這種技術提升，實現(xiàn)更強的算力和更低的功耗。

但還不只如此，臺積電的 2nm 制程工藝還配套全新一代的封裝工藝。除了在晶體管架構和電源管理上的創(chuàng)新，臺積電在 2nm 工藝中還引入了全新的 SoIC（System on Integrated Chips）封裝技術。SoIC 技術能夠將多個芯片垂直堆疊在一起，通過硅通孔（TSV）實現(xiàn)高效的電氣互連，形成緊密的三維結構。與傳統(tǒng)的封裝方式相比，SoIC 技術不僅能夠大幅提升芯片的集成度和功能密度，還能顯著降低系統(tǒng)的功耗和延遲。在此之前，臺積電 CoWoS 封裝工藝已經「征服」了英偉達、AMD 等大量芯片設計廠商的 AI 芯片，讓他們離不開臺積電。在最新一代的 MI300 AI 芯片上，AMD 還率先采用 SoIC+CoWoS 的封裝方案。

但在 AMD 之后，蘋果 M5 系列可能是最先大規(guī)模采用 SoIC 封裝工藝的產品。

同時作為臺積電最大的客戶，蘋果也不意外是臺積電 2nm 工藝的首發(fā)客戶。按照目前流出的信息，M5 處理器將集成更多的核心、更高的頻率和更強大的圖形處理能力，進一步提升蘋果設備的性能和用戶體驗。

三星緊追不放

在 2nm 工藝的競爭中，三星依然對臺積電緊追不放。在 3nm 工藝節(jié)點上，三星的表現(xiàn)并不盡如人意，第一代 3nm 工藝（SF3E）主要用于加密貨幣礦機芯片，始終沒能在更廣泛的市場上——比如手機、PC、HPC 等領域取得成功。三星在 3nm 工藝上的失敗主要歸因于良率問題和性能未達預期，這導致許多客戶轉向競爭對手。所以為了應對這些挑戰(zhàn)，三星聲稱在今年的第二代 3nm 工藝（SF3）中下「足了功夫」，其中之一是：改名為「2nm 工藝」。此前，Digitimes、ZDNet Korea 援引不同消息源指出，三星已經向客戶和合作伙伴通知「第二代 3nm 工藝」更名為「2nm 工藝」，有業(yè)內人士還表示收到了三星關于更名的通知，還需要重新簽訂合同。這不是三星第一次更名制造工藝了。2020 年，在從 7nm 過渡到 5nm 工藝時，三星就曾將「第二代 7nm 工藝」更名為「5nm 工藝」。不過真的假不了，假的真不了，三星真正的 2nm 工藝（SF2）計劃于 2025 年投入量產。

在 6 月舉辦的 VLSI 技術研討會（全稱「超大規(guī)模集成電路國際研討會」）上，三星就介紹了其采用 GAA 晶體管技術的第三代工藝——SF2，也是三星真正的 2nm 工藝。按照三星的介紹，SF2 將通過引入獨特的外延和集成工藝，「從而最大程度地提高柵極環(huán)繞優(yōu)勢，克服了產品增益與縮放和 GAA 結構沖突的問題?！?/strong>具體到數(shù)據(jù)上，這將使其能夠將晶體管性能提高 11-46%，與未指定的基于 FinFET 的工藝技術相比，可變性降低 26%，同時將泄漏降低約 50%。值得一提的是，SF2 可能也是三星第一個引入背面供電技術的節(jié)點。據(jù)悉，三星已在兩款 ARM 芯片上測試了 BS-PDN 技術，結果芯片尺寸分別縮小了 10%和 19%，性能和效率最高提升了 9%。