大算力芯片，正在擁抱Chiplet

作者：九林

在和業(yè)內(nèi)人士交流時，有人曾表示：“要么業(yè)界采用Chiplet技術，維持摩爾定律的影響繼續(xù)前進，要么就面臨商業(yè)市場的損失。”隨著摩爾定律走到極限，Chiplet被行業(yè)普遍認為是未來5年算力的主要提升技術。

?01、戰(zhàn)場已拉開，紛爭開始了

Chiplet不算是新的技術，但是這股浪潮確實是近年來開始火熱的。

什么是Chiplet？

Chiplet俗稱芯粒，也叫小芯片，它是將一類滿足特定功能的die（裸片），通過die-to-die內(nèi)部互聯(lián)技術實現(xiàn)多個模塊芯片與底層基礎芯片封裝在一起，形成一個系統(tǒng)芯片，以實現(xiàn)一種新形式的IP復用。

簡單來說，可以理解為將每個小的芯片用“膠水”縫合在一起，形成一個性能更強的大芯片。這也不算是一個新鮮的技術，例如：英特爾將兩個芯片（一個 CPU 和一個用于 CPU 大型 L2 高速緩存的快速靜態(tài)內(nèi)存芯片）放在一起，放入公司于1995年末推出的Pentium Pro CPU 的封裝中。

也許去年，大部分廠商還沉浸在Chiplet技術的未來應用上，那到了今天Chiplet已經(jīng)成為各大廠商的產(chǎn)品中的必選角色。

首先來看AMD，AMD是選擇Chiplet最積極的廠商之一。

在2019年的時候，AMD就初次嘗試了Chiplet封裝，將不同工藝節(jié)點的CPU內(nèi)核且I/O規(guī)格不同的芯片封裝在一起，顯著提高了能效和功能。

之后，AMD又發(fā)布了實驗性產(chǎn)品，即基于3D Chiplet技術的3D V-Cache。使用的處理器芯片是Ryzen 5000，采用臺積電3D Fabric先進封裝技術，成功地將包含有64MB L3 Cache的Chiplet以3D堆疊的形式與處理器封裝在了一起。

從數(shù)據(jù)性能來看，采用3D Chiplet的原型芯片將性能平均提高了12%。從這一點上，也能看到3D Chiplet對實際工作負載的提升有實質(zhì)性的貢獻。

不止在CPU，AMD在GPU方面也選擇了Chiplet技術。目前，AMD發(fā)布的最新MI300系列芯片時，同樣采用Chiplet技術，8個GPU Chiplet加4個I/O內(nèi)存Chiplet的設計，總共12個5nm Chiplet封裝在一起，使其集成的晶體管數(shù)量達到了1530億，高于英偉達H100的800億晶體管。這款芯片在推出時，也是打出了對標英偉達H100的口號。

此外，AMD含Chiplet技術的CPU銷量占比也在不斷提高。根據(jù)德國電腦零售商Mindfactory數(shù)據(jù)，2021年10月至2022年12月間AMD CPU的銷量中，含Chiplet技術的CPU銷量占比不斷提高，從約80%上升至約97%。

再來看英特爾。英特爾的首次推出基于Chiplet設計的處理器是Sapphire Rapids，時間在2023年1月。

具體來看，通過兩組鏡像對稱的相同架構(gòu)的building blocks，組合4個Chiplets，獲得4倍的性能和互聯(lián)帶寬。每個基本模塊包含計算部分（CHA & LLC & Cores mesh， Accelerators）、memory interface部分（controller， Ch0/1）、I/O部分（UPI，PCIe）。通過將上述高性能組件組成基本的building block，再通過EMIB技術進行Chiplet互聯(lián)，可以獲得線性性能提升和成本收益。

最后，來看英偉達。英偉達坐穩(wěn)GPU領域霸主這一點毋庸置疑，而霸主英偉達在今年推出的“最強”GPU B200也同樣采用Chiplet技術。GB200超級芯片是由2顆B200 GPU和1顆Arm架構(gòu)的Grace CPU（中央處理器）組合而來。

由此可見，英特爾、AMD、英偉達都在自家的CPU、GPU上使用了Chiplet技術。這將Chiplet推入了一個全新的商業(yè)化階段。

Chiplet這一錘，算是重重砸下了。

?02、Chiplet從CPU到GPU

在之前傳統(tǒng)的GPU也是由一個中央工作負載處理器，將渲染任務發(fā)送到芯片內(nèi)的多個著色器塊之一。每個單元都被賦予一塊幾何體來處理、轉(zhuǎn)換為像素，然后對它們進行著色。

后來AMD發(fā)現(xiàn)，Chiplet 用在CPU上效果很好，并且降低了制造成本。于是在GPU上也選擇了放棄中央處理器，用多個小芯片取代單個硅塊，每個小芯片處理自己的任務。渲染指令以稱為命令列表的長序列發(fā)送到 GPU，其中所有內(nèi)容都稱為繪制調(diào)用。

AMD 2019年Chiplet專利該文件于 2019 年 6 月發(fā)布，即提交近兩年后，該功能已在 RDNA 2 中實現(xiàn)。AMD 于 2020 年開始推廣該架構(gòu)，并于同年 11 月推出了首款配備全新 RT-texture 處理器的產(chǎn)品。

摩爾定律沒死，但確實是老了，在14nm之后成本曲線就變了。5nm工藝的成本相比7nm工藝增長了近1倍，3nm工藝相比5nm工藝預計將增長近1倍。在半導體工藝、規(guī)模限制越來越大的情況下，傳統(tǒng)大芯片的策略確實是寸步難行。

總體來看，Chiplet有四大優(yōu)點：

第一，通過將功能塊劃分為小芯片，那么不需要芯片尺寸的持續(xù)增加。這就提高了良率并簡化了設計和驗證的流程。

第二，每個小芯片是獨立的，那就可以選擇最佳工藝。邏輯部分可以采用尖端工藝制造，大容量SRAM可以使用7nm左右的工藝制造，I/O和外圍電路可以使用12nm或28nm左右的工藝制造，這就大大降低了制造的成本。

第三，組合多樣，適合定制化，輕松制造衍生類型。比如說采用相同的邏輯電路但是不一樣的外圍電路，或相同外圍電路但不同的邏輯電路。

第四，不同制造商的小芯片可以混合使用，而不僅僅是局限在單個制造商內(nèi)。

這些特點都非常適合用在大算力芯片上。相較于傳統(tǒng)消費級芯片，算力芯片面積更大，存儲容量更大，對互連速度要求更高。采用Chiplet既可以降低成本提升良率，又可以允許更多計算核心的“堆料”，還能便于引入HBM存儲。越接近摩爾定律極限如5nm、3nm和2nm的芯片走Chiplet設計路線越有意義。

清華大學交叉信息研究院特聘研究員、助理教授馬愷聲也分析過，到底什么樣的芯片適合使用Chiplet：“具體到芯片應用來說，CPU和GPU這種大芯片是適合的，對于大芯片來說，建議是超過200平方毫米，最好是超過400平方毫米的是適合做Chiplet的；如果僅從成本角度看，如MCU這樣本身價格較低的芯片目前是沒有必要的?！?/p>

我們也能看到，Chiplet技術在CPU和GPU上的商用確實比較順利。

?03、Chiplet時代，代工廠偷偷賺大錢

Chiplet制造步驟相對于封裝復雜度大幅提升，同時考慮到不同的連接方式對于精度的要求和工藝要求不同，制造過程分布在IDM、晶圓廠和封裝廠。

這給臺積電、英特爾帶來了商機。

3nm制程技術占據(jù)了臺積電晶圓總收入的6%，5nm和7nm分別占晶圓總收入33%和19%。先進制程（7nm及以下）占臺積電晶圓總收入的比重達到了58%。

前文提到的AMD發(fā)布的3D V-Cache實驗性產(chǎn)品背后，是臺積電的先進半導體工藝技術和先進封裝技術。臺積電作為同時掌握了最先進半導體工藝和封裝技術的代工廠，其全球最頂尖代工廠的地位得到了鞏固，同時其在先進技術領域也將變得更加強勢。

那么臺積電的7m、5nm可以得到更好地利用。如果仔細來看臺積電的營收，在先進制程方面的收入使得其業(yè)績一路高升。

不過，對于臺積電來說，Chiplet也帶來了新的挑戰(zhàn)。通過采用Chiplet，臺積電避免了傳統(tǒng)的壟斷模式，使客戶理論上能夠從多個來源獲得其芯片。這增加了客戶的選擇自由度，促使了更加競爭激烈的市場環(huán)境。

不同于AMD和英偉達，英特爾一直在發(fā)展其IDM 2.0的戰(zhàn)略，將晶圓代工看得非常重要。

從代工這方面來看，Chiplet對于英特爾也有不一樣的影響。

一方面，英特爾承諾過的4年交付5個工藝節(jié)點（intel 7、intel 4、intel 3、intel 20A、intel 18A），如果使用Chiplet，那么英特爾可以避免為復雜的CPU或GPU執(zhí)行完整工藝所需的困難。

另一方面，英特爾還可以利用混合制造廠商（使用來自多個代工廠的Chiplet并將其打包）的概念來獲得代工廠商機。在去年，英特爾宣布與臺積電攜手打造全球首款符合Chiplet互連產(chǎn)業(yè)聯(lián)盟（UCIe）標準的多芯片封裝芯片，當中包含英特爾與臺積電各自生產(chǎn)的IC。

值得注意的是，英特爾是第一個主動選擇，多源代工業(yè)務模式的廠商。

?04、結(jié)語

Chiplet的探索正在圍繞著CPU和GPU這兩大領域，但從長遠來看，隨著Chiplet產(chǎn)業(yè)鏈更加成熟，Chiplet的發(fā)展將不局限于這類大芯片，而是會有更廣闊的運用空間。

Chiplet的風行，也讓半導體產(chǎn)業(yè)必須有所調(diào)整，以建構(gòu)出對應的完善生態(tài)系統(tǒng)。目前市場上的Chiplet產(chǎn)品，是各家大廠自行發(fā)展出來的成果，故目前半導體業(yè)內(nèi)存在多種不相通的Chiplet互連技術，導致Chiplet生態(tài)系呈現(xiàn)碎片化的局面。

目前在底層封裝層面， 已經(jīng)有臺積電、英特爾等廠商提供CoWOS、EMIB等先進封裝，可以提供超高速、超高密度和超低延時的Chiplet互聯(lián)；在標準協(xié)議層面，也有眾多大廠領銜發(fā)布的UCIe 1.0版本，提供了跨片接口設計的指導和約束。

Chiplet的春風在吹了。