早期架構(gòu)探索：Multi die系統(tǒng)設(shè)計(jì)的關(guān)鍵

人工智能應(yīng)用和大語言模型（LLM）的興起，自動(dòng)駕駛汽車、智能交通系統(tǒng)以及車內(nèi)互聯(lián)體驗(yàn)的不斷創(chuàng)新，以及電子設(shè)備的智能化和互聯(lián)化不斷加強(qiáng)，對(duì)芯片性能和實(shí)時(shí)計(jì)算和控制功能都提出了更高的要求，傳統(tǒng)SoC已經(jīng)難以滿足這些不斷演進(jìn)的應(yīng)用需求。

在這一背景下，多芯片系統(tǒng)（Multi die）受到更多青睞。該系統(tǒng)的核心理念是將多個(gè)裸片或小芯片（chiplet）集成到一個(gè)封裝內(nèi)，以協(xié)同工作來滿足復(fù)雜應(yīng)用場景的需求。Multi die系統(tǒng)通過集成不同類型的芯片，為HPC和汽車電子等新興應(yīng)用領(lǐng)域提供了更靈活、更高效的解決方案。

Multi-Die系統(tǒng)的優(yōu)勢和挑戰(zhàn)

分解和聚合是Multi-Die系統(tǒng)的兩大技術(shù)發(fā)展方向。分解是指將一個(gè)龐大又復(fù)雜的SoC分解成更小的芯片。與分解相對(duì)應(yīng)的就是聚合，即將分散的獨(dú)立芯片集成到單一封裝中。

技術(shù)發(fā)展是Multi-Die的發(fā)展源動(dòng)力。昂貴的半導(dǎo)體光刻工藝給大型芯片的傳統(tǒng)制造流程帶來諸多限制，而即便制造工藝可行，大芯片的產(chǎn)量也不會(huì)很高。相比之下，采用不同工藝制造多個(gè)小芯片并集成在一起則更為經(jīng)濟(jì)。CPU、GPU或AI加速器SoC都開始應(yīng)用Multi die，數(shù)據(jù)中心、汽車、移動(dòng)設(shè)備、游戲等領(lǐng)域隨處都可見其身影。

Multi-Die系統(tǒng)中的芯片間通信功耗較低，并且與通過PCB集合在一起的芯片組相比，其能提供更高的數(shù)據(jù)吞吐量。這種Multi-Die系統(tǒng)在網(wǎng)絡(luò)通信領(lǐng)域的應(yīng)用最為廣泛，最典型的就是把處理器芯片和光學(xué)器件封裝在一起的通信芯片。

Multi-Die所具有的優(yōu)勢

業(yè)內(nèi)對(duì)Multi-Die系統(tǒng)的評(píng)價(jià)是：以經(jīng)濟(jì)高效的方式更快地?cái)U(kuò)展系統(tǒng)功能、降低風(fēng)險(xiǎn)、縮短產(chǎn)品上市時(shí)間、以更低的功耗實(shí)現(xiàn)更高的吞吐量，以及更快打造新的產(chǎn)品類別，正在成為超越摩爾定律和解決系統(tǒng)復(fù)雜性挑戰(zhàn)的解決方案。

不過，Multi-Die的概念雖然很容易理解，但在實(shí)現(xiàn)中將面臨諸多挑戰(zhàn)，包括系統(tǒng)路徑規(guī)劃、內(nèi)存利用率和一致性、功耗/熱管理等。解決這些挑戰(zhàn)的關(guān)鍵之一就是在芯片設(shè)計(jì)的早期階段選擇最合適的架構(gòu)。

早期架構(gòu)探索的關(guān)鍵

成功設(shè)計(jì)Multi-Die系統(tǒng)的關(guān)鍵之一在于建立一個(gè)用于早期架構(gòu)分析的虛擬原型環(huán)境。這個(gè)環(huán)境允許架構(gòu)師構(gòu)建多芯片系統(tǒng)的硬件資源模型，并將應(yīng)用程序的處理和通信需求構(gòu)建為工作負(fù)載模型。將工作負(fù)載模型映射到架構(gòu)模型就有效地創(chuàng)建了多芯片系統(tǒng)架構(gòu)的可執(zhí)行規(guī)范。其中，所有組件都是高度可配置的。

有了這個(gè)基礎(chǔ)架構(gòu)，仍有巨大的設(shè)計(jì)空間可供探索。因此，架構(gòu)師的首要目標(biāo)將是定義一個(gè)滿足項(xiàng)目關(guān)鍵性能指標(biāo)（KPIs）的可行架構(gòu)，然后優(yōu)化架構(gòu)以最小化功耗和成本。

這個(gè)過程的最大挑戰(zhàn)在于必須在項(xiàng)目的早期就做出重要決策，但是那時(shí)可用的設(shè)計(jì)數(shù)據(jù)非常有限，而且性能、功耗和熱量等KPIs依賴于應(yīng)用工作負(fù)載在有限的處理和通信資源上運(yùn)行的動(dòng)態(tài)效果。這正是為什么傳統(tǒng)的靜態(tài)數(shù)據(jù)表分析架構(gòu)的方法必須被Multi-Die的虛擬原型所補(bǔ)充或替代的原因。

如果采用新思科技的Platform Architect for Multi-Die Systems，這些問題就可以迎刃而解。該方案具備所有必要的功能和模型，能夠?qū)崿F(xiàn)多芯片系統(tǒng)的基于虛擬模型的性能和功耗分析，提供前述的所有優(yōu)勢。并且，整個(gè)系統(tǒng)模型的創(chuàng)建可以利用新思科技解決方案附帶的大型模型庫提高效率。

基于Platform Architect for Multi-Die Systems系統(tǒng)模型一旦構(gòu)建完成，就可以進(jìn)行快速的設(shè)計(jì)空間探索。這些模型具有高度可配置性，并且仿真速度比寄存器傳輸級(jí)（RTL）仿真快100~1000倍。更改系統(tǒng)資源劃分或IP配置的周轉(zhuǎn)時(shí)間很短，多個(gè)仿真可以并行運(yùn)行在普通計(jì)算機(jī)上，這使用戶能夠快速分析設(shè)計(jì)和配置參數(shù)對(duì)性能和功耗KPI的影響。

Platform Architect for Multi-Die Systems還提供了各種各樣的分析視圖，以幫助快速分析性能和功耗問題的根本原因。大規(guī)模參數(shù)掃描的結(jié)果可以匯總到圖表中，以分析設(shè)計(jì)參數(shù)對(duì)性能和功耗指標(biāo)的敏感性。最終目標(biāo)是做出正確的設(shè)計(jì)決策，大大降低構(gòu)建系統(tǒng)的風(fēng)險(xiǎn)，無論是設(shè)計(jì)不足導(dǎo)致的未滿足產(chǎn)品需求，還是設(shè)計(jì)過度導(dǎo)致的成本過高。

規(guī)避早期架構(gòu)設(shè)計(jì)的瓶頸

對(duì)于單片SoC，架構(gòu)設(shè)計(jì)探索階段涉及一系列考慮因素：硬件/軟件劃分、IP選擇配置和連接、宏觀架構(gòu)、互連和內(nèi)存大小以及功耗分析等。這些參數(shù)對(duì)系統(tǒng)的性能和功耗有一系列影響，因此需要在早期進(jìn)行分析，以確保能夠滿足設(shè)計(jì)的性能目標(biāo)和功耗預(yù)算。

設(shè)計(jì)集成異構(gòu)芯片在單一封裝中的多芯片系統(tǒng)，將會(huì)有更多考慮因素，例如，將集成哪種類型的芯片或芯片組，以構(gòu)建滿足架構(gòu)需求的系統(tǒng)？在哪里劃定芯片之間的分界線？使用哪種協(xié)議進(jìn)行芯片間的互連？芯片之間的邊界對(duì)功耗和性能有什么影響？

考慮到這些因素，在多芯片系統(tǒng)的早期架構(gòu)設(shè)計(jì)階段需要完成三項(xiàng)主要任務(wù)：1）將系統(tǒng)功能劃分到芯片和芯片內(nèi)部的組件中；2）優(yōu)化多芯片系統(tǒng)，特別是跨芯片邊界的通信；3）加速整體架構(gòu)實(shí)現(xiàn)，使硅片、封裝和軟件團(tuán)隊(duì)能夠更輕松地進(jìn)行下游開發(fā)任務(wù)。

挑戰(zhàn)是在項(xiàng)目的早期，只有很少的數(shù)據(jù)可以利用。這是傳統(tǒng)的靜態(tài)數(shù)據(jù)表分析必須被Multi-Die系統(tǒng)的虛擬原型所取代的原因。

靜態(tài)數(shù)據(jù)表和內(nèi)部工具可以用于跟蹤功耗、性能和熱管理的關(guān)鍵KPI指標(biāo)。這通常是SoC的KPI指標(biāo)管理的方式，不同的團(tuán)隊(duì)在設(shè)計(jì)的每個(gè)階段共享他們的電子表格。然而，基于電子表格的方法容易出錯(cuò)，不利于使多芯片系統(tǒng)設(shè)計(jì)團(tuán)隊(duì)能夠達(dá)到其KPI指標(biāo)。

Platform Architect for Multi-Die Systems避免了這種問題，可實(shí)現(xiàn)早期的、基于虛擬模型的架構(gòu)探索——比寄存器傳輸級(jí)（RTL）可用性提前6到12個(gè)月——使用戶能夠及早分析性能、功耗和熱量瓶頸。該解決方案提供了對(duì)軟件工作負(fù)載的快速建模以及高效的進(jìn)行設(shè)計(jì)空間參數(shù)掃描和針對(duì)KPI指標(biāo)的敏感性分析，從而權(quán)衡設(shè)計(jì)。它消除了多芯片系統(tǒng)架構(gòu)設(shè)計(jì)的風(fēng)險(xiǎn)，同時(shí)還降低了重構(gòu)成本。

Platform Architect for Multi-Die Systems為架構(gòu)和系統(tǒng)設(shè)計(jì)人員提供了基于SystemC模型仿真的工具和高效的方法學(xué)，用于多芯片系統(tǒng)架構(gòu)的早期分析和優(yōu)化，以提升性能和功耗。

作為一種基于模型的解決方案，Platform Architect for Multi-Die Systems可以構(gòu)建多芯片系統(tǒng)的可執(zhí)行規(guī)范。其附帶的大型模型庫支持系統(tǒng)模型的創(chuàng)建，可達(dá)成快速進(jìn)行設(shè)計(jì)空間探索，并快速分析設(shè)計(jì)和配置參數(shù)對(duì)性能和功耗KPIs的影響的目標(biāo)。

Platform Architect for Multi-Die Systems 是新思科技加速異構(gòu)集成的Multi-Die系統(tǒng)全面解決方案的一部分，該解決方案包括用于早期架構(gòu)探索、加速軟件開發(fā)和系統(tǒng)驗(yàn)證、高效的裸片/封裝協(xié)同設(shè)計(jì)、強(qiáng)大且安全的芯片間互連以及增強(qiáng)制造和可靠性的EDA和IP產(chǎn)品。來自Platform Architect for Multi-Die Systems的數(shù)據(jù)可以輸入到新思科技3D IC Compiler，這是一個(gè)統(tǒng)一的從探索到signoff的平臺(tái)，檢查物理架構(gòu)方面的考慮因素，反之亦然，以確保在架構(gòu)規(guī)范設(shè)計(jì)階段就考慮到物理方面的因素。

結(jié)語

對(duì)于帶寬密集型應(yīng)用程序的設(shè)計(jì)者而言，Multi-Die已成為一種首選的架構(gòu)。為了延伸摩爾定律并提供系統(tǒng)功能的加速擴(kuò)展，這些系統(tǒng)在架構(gòu)探索階段必須考慮獨(dú)特的因素。Platform Architect for Multi-Die Systems等動(dòng)態(tài)、基于模型的解決方案提供了分析和仿真功能，有助于設(shè)計(jì)者交付滿足功耗和性能KPI以及進(jìn)度目標(biāo)的多芯片系統(tǒng)。