加入星計劃,您可以享受以下權(quán)益:

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴散
  • 作品版權(quán)保護
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入
  • 正文
    • 如何理解3D DRAM?
    • 業(yè)界持續(xù)發(fā)力3D DRAM
    • 結(jié)語
  • 推薦器件
  • 相關(guān)推薦
  • 電子產(chǎn)業(yè)圖譜
申請入駐 產(chǎn)業(yè)圖譜

千億美元蛋糕!3D DRAM分食之戰(zhàn)悄然開局

01/31 16:22
2420
閱讀需 12 分鐘
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論

從目前公開的DRAM(內(nèi)存)技術(shù)來看,業(yè)界認為,3D DRAM是DRAM技術(shù)困局的破解方法之一,是未來內(nèi)存市場的重要發(fā)展方向。

3D DRAM與3D NAND是否異曲同工?如何解決尺寸限制等行業(yè)技術(shù)痛點?大廠布局情況?

如何理解3D DRAM?

DRAM(內(nèi)存)單元電路是由一個晶體管和一個電容器組成,其中,晶體管負責傳輸電流,使信息(位)能夠被寫入或讀取,電容器則用于存儲位。DRAM廣泛應(yīng)用于現(xiàn)代計算機、顯卡、便攜式設(shè)備和游戲機等需要低成本和高容量內(nèi)存的數(shù)字電子設(shè)備。

DRAM開發(fā)主要通過減小電路線寬來提高集成度,但隨著線寬進入10nm范圍,電容器電流泄漏和干擾等物理限制顯著增加,為了防止這種情況,業(yè)界引入了高介電常數(shù)(高K)沉積材料和極紫外(EUV)設(shè)備等新材料和設(shè)備。但從芯片制造商角度上看,微型化制造10nm或更先進的芯片仍是目前技術(shù)研發(fā)的巨大挑戰(zhàn)。此外,近期尤其是2nm及以下制程的先進制程角逐戰(zhàn)異常激烈。

在技術(shù)節(jié)點不斷更新迭代以及芯片整體面積不斷縮小的情況下,半導體業(yè)界將目光看向NAND的技術(shù)演變,為了克服尺寸限制,將晶體管從平面轉(zhuǎn)換為3D架構(gòu),以提高單位面積的存儲單元數(shù)量,由此3D DRAM的架構(gòu)設(shè)想正式面向公眾視野。通俗來講,傳統(tǒng)DRAM的結(jié)構(gòu)是晶體管集成在一個平面上,3D DRAM則將晶體管堆疊為n層,從而分散晶體管。業(yè)界稱,采用3D DRAM結(jié)構(gòu)可以擴大晶體管之間的間隙,減少泄漏電流和干擾等。

從原理上理解,3D DRAM技術(shù)打破了內(nèi)存技術(shù)陳舊的范式,它其實是一種將存儲單元(Cell)堆疊至邏輯單元上方的新型存儲方式,以在單位晶圓面積上實現(xiàn)更高的容量。

從差異性上看,傳統(tǒng)的DRAM在讀取和寫入數(shù)據(jù)時需要經(jīng)過復雜的操作流程,而3D DRAM可直接通過垂直堆疊的存儲單元讀取和寫入數(shù)據(jù),極大地提高了訪問速度。3D DRAM優(yōu)勢不僅在于大容量、數(shù)據(jù)訪問速度快,同時還具有低功耗、高可靠性等特點,滿足各種應(yīng)用場景需要。

從應(yīng)用領(lǐng)域上看,3D DRAM具備高速度和大容量,將有助于提升高性能計算的效率和性能;3D DRAM因具有小巧體積和大容量的特點,成為移動設(shè)備的理想內(nèi)存解決方案;3D DRAM的大容量和低功耗特性可滿足物聯(lián)網(wǎng)領(lǐng)域?qū)崟r處理和傳輸數(shù)據(jù)的需求。

此外,自ChatGPT開啟了AI大浪潮時代,AI應(yīng)用技術(shù)爆火,AI服務(wù)器有望成為存儲需求長期增長的強勁驅(qū)動力。據(jù)美光測算,AI服務(wù)器中DRAM數(shù)量是傳統(tǒng)服務(wù)器的8倍,NAND是傳統(tǒng)的3倍。

業(yè)界持續(xù)發(fā)力3D DRAM

DRAM市場高度集中,目前主要由三星電子、SK海力士和美光科技等廠商主導,值得一提的是,這三家共同占據(jù)了DRAM整個市場的93%以上。

據(jù)TrendForce集邦咨詢研究顯示,在2023年第三季度DRAM市場中,三星的市占率為38.9%,居位全球第一、其次是SK海力士(34.3%)、美光科技(22.8%)。

據(jù)業(yè)界人士預計,3D DRAM市場將在未來幾年快速增長,到2028年將達到1000億美元。

目前,3D DRAM處于早期研發(fā)階段,包括三星等各方正在加入研發(fā)戰(zhàn)局,競爭激烈,以引領(lǐng)這一快速增長的市場。

三星:4F2 DRAM

三星從2019年開始了3D DRAM的研究,并在這一年的10月宣布開發(fā)出業(yè)界首個12層 3D-TSV(硅通孔)技術(shù)。2021年,三星在其DS部門內(nèi)建立了下一代工藝開發(fā)研究團隊,專注該領(lǐng)域研究。

在2022年的SAFE論壇上,三星列出了Samsung Foundry 的整體3DIC歷程,并表示將準備用一種邏輯堆棧芯片SAINT-D,來處理DRAM堆疊問題,其設(shè)計目的是想將八個HBM3芯片集成到一個巨大的中介層芯片上。

圖片來源:三星官網(wǎng)

2023年5月,據(jù)《The Elec》引用知情人士消息稱,三星電子在其半導體研究中心內(nèi)組建了一個開發(fā)團隊,以量產(chǎn)4F2結(jié)構(gòu)DRAM,其目標是將4F2應(yīng)用于10納米或以下節(jié)點的DRAM制程,因為以目前的技術(shù)預計會面臨線寬縮減的極限。報道稱,如果三星4F2 DRAM存儲單元結(jié)構(gòu)研究成功,在不改變節(jié)點的情況下,與現(xiàn)有的6F2 DRAM存儲單元結(jié)構(gòu)相比,芯片DIE面積可以減少30%左右。

同年10月,三星電子在“內(nèi)存技術(shù)日”活動上宣布,計劃在下一代10納米或更低的DRAM中引入新的3D結(jié)構(gòu),而不是現(xiàn)有的2D平面結(jié)構(gòu)。該計劃旨在克服3D垂直結(jié)構(gòu)縮小芯片面積的限制并提高性能,將一顆芯片的容量增加100G以上。

三星電子去年在日本舉行的“VLSI研討會”上發(fā)表了一篇包含3D DRAM研究成果的論文,并展示了作為實際半導體實現(xiàn)的3D DRAM的詳細圖像。

據(jù)《The Economictimes Times》報道,三星電子于近日稱已在美國硅谷開設(shè)了一個新的R&D研究實驗室,專注于下一代3D DRAM芯片的開發(fā)。該實驗室位于硅谷Device Solutions America(DSA)運營之下,負責監(jiān)督三星在美國的半導體生產(chǎn),并致力于開發(fā)新一代的DRAM產(chǎn)品。

SK海力士:將IGZO作為3D DRAM的下一代通道材料

SK海力士認為,3D DRAM可以解決帶寬和延遲方面的挑戰(zhàn),并已在2021年開始研究。

據(jù)韓媒《BusinessKorea》去年報道,SK海力士提出了將IGZO作為3D DRAM的新一代通道材料。

IGZO是由銦、鎵、氧化鋅組成的金屬氧化物材料,大致分為非晶質(zhì)-IGZO和晶化IGZO(c-IGZO),其中,c-IGZO是一種物理、化學穩(wěn)定的材料,在半導體工藝過程中可保持均勻的結(jié)構(gòu),SK海力士研究的正是這種材料。

據(jù)業(yè)界人士表示,IGZO 的最大優(yōu)勢是其低待機功耗,這種特點適合要求長續(xù)航時間的DRAM芯晶體管。通過調(diào)節(jié)In、Ga、ZnO等三個成分的組成比,很容易實現(xiàn)。

NEO:3D X-DRAM密度可提高8倍

美國存儲器技術(shù)公司NEO Semiconductor推出其突破性技術(shù) 3D X-DRAM,為解決DRAM 容量瓶頸。

3D X-DRAM是第一個基于無電容器浮體單元(FBC)技術(shù)的類似3D NAND的DRAM單元陣列結(jié)構(gòu)。其技術(shù)邏輯與3D NAND Flash類似,通過堆疊層數(shù)提高存儲器容量,類似3D NAND Flash芯片的FBC 技術(shù),增加一層光罩就形成垂直結(jié)構(gòu),有良率高、成本低、密度大幅提升等優(yōu)點。

圖片來源:NEO Semiconductor官方截圖

據(jù) Neo 的估計,3D X-DRAM技術(shù)可以實現(xiàn) 230層128 Gb 密度,這是當今 DRAM 密度的 8 倍。NEO提出,每10年容量提升8倍的目標,將在2030到2035年間實現(xiàn)1Tb的容量,較現(xiàn)DRAM核心容量達64倍提升,滿足ChatGPT等AI應(yīng)用對高性能和大容量存儲器半導體的增長需求。

NEO聯(lián)合創(chuàng)始人兼首席執(zhí)行官Andy Hsu認為,3D X-DRAM將是半導體行業(yè)未來絕對的增長動力。

日本研究團隊:BBCube 3D,比DDR5高30倍

日本東京理工大學研究團隊提出了一種名為BBCube的3D DRAM 堆棧設(shè)計技術(shù),該技術(shù)可以讓處理單元和動態(tài)隨機存取存儲器(DRAM)之間更好地集成。

BBCube 3D最顯著的方面是實現(xiàn)了處理單元和DRAM之間的三維而非二維連接。該團隊使用創(chuàng)新的堆疊結(jié)構(gòu),其中處理器管芯位于多層DRAM之上,所有組件通過硅通孔(TSV)互連。

BBCube 3D 的整體結(jié)構(gòu)緊湊、沒有典型的焊料微凸塊以及使用 TSV 代替較長的電線,共同有助于實現(xiàn)低寄生電容和低電阻,在各方面改善了該器件的電氣性能。

圖片來源:東京工業(yè)大學官方截圖

該研究團隊評估了新體系結(jié)構(gòu)的速度,并將其與兩種最先進的存儲器技術(shù)(DDR5和HBM2E)進行了比較。研究人員稱,BBCube 3D有可能實現(xiàn)每秒1.6兆字節(jié)的帶寬,比DDR5高30倍,比HBM2E高4倍。

此外,由于BBCube具有低熱阻和低阻抗等特性,3D集成可能出現(xiàn)的熱管理和電源問題可得到緩解,新技術(shù)在顯著提高帶寬的同時,比特訪問能量分別為DDR5和HBM2E的1/20和1/5。

結(jié)語

DRAM技術(shù)從1D到2D,再到如今結(jié)構(gòu)各異的3D,為業(yè)界貢獻了解決行業(yè)痛點的多樣式方案,不過如何優(yōu)化和改善制造成本、耐久性和可靠性等仍是業(yè)界努力挑戰(zhàn)3D DRAM技術(shù)的難題。由于開發(fā)新材料的困難和物理限制,3D DRAM的商業(yè)化還需要一些時間。

從當前研究進度看,目前業(yè)界正在進行很多關(guān)于3D DRAM結(jié)構(gòu)的研發(fā),該結(jié)構(gòu)還處于早期階段,據(jù)業(yè)內(nèi)人士預測,3D DRAM將在2025年左右開始問世,而實際量產(chǎn)在2030年后成為可能。

推薦器件

更多器件
器件型號 數(shù)量 器件廠商 器件描述 數(shù)據(jù)手冊 ECAD模型 風險等級 參考價格 更多信息
LTC6991HS6#TRPBF 1 Linear Technology LTC6991 - TimerBlox: Resettable, Low Frequency Oscillator; Package: SOT; Pins: 6; Temperature Range: -40°C to 125°C
$15.23 查看
AD9361BBCZ 1 Analog Devices Inc RF Agile Transceiver

ECAD模型

下載ECAD模型
$269.47 查看
NC7S14M5X 1 onsemi TinyLogic HS Inverter with Schmitt Trigger Input, 3000-REEL

ECAD模型

下載ECAD模型
$0.28 查看

相關(guān)推薦

電子產(chǎn)業(yè)圖譜

DRAMeXchange(全球半導體觀察)官方訂閱號,專注于半導體晶圓代工、IC設(shè)計、IC封測、DRAM、NAND Flash、SSD、移動裝置、PC相關(guān)零組件等產(chǎn)業(yè),致力于提供半導體產(chǎn)業(yè)資訊、行情報價、市場趨勢、產(chǎn)業(yè)數(shù)據(jù)、研究報告等。