合見工軟：雙輪驅(qū)動，多維演進——國產(chǎn)EDA的進階之路

EDA是集成電路設(shè)計工業(yè)軟件，應(yīng)用于芯片的設(shè)計、制造、封測、封裝等多個環(huán)節(jié)，承擔(dān)著電路設(shè)計、電路驗證和性能分析等多項芯片開發(fā)過程中的核心工作，可以說是半導(dǎo)體產(chǎn)業(yè)的根基。作為關(guān)鍵基礎(chǔ)軟件，我國EDA的發(fā)展不僅需要解決關(guān)鍵受限問題，也需要形成技術(shù)優(yōu)勢，從而打造新一代的世界級工業(yè)軟件。

在這些趨勢和機遇下，國產(chǎn)EDA企業(yè)逐漸嶄露頭角。上海合見工業(yè)軟件集團有限公司作為其中的一員，定位于自主創(chuàng)新的高性能工業(yè)軟件及解決方案提供商，以EDA為首先突破方向，致力于幫助半導(dǎo)體芯片企業(yè)解決在創(chuàng)新與發(fā)展過程中所面臨的嚴峻挑戰(zhàn)和關(guān)鍵問題。成立兩年多以來，合見工軟從數(shù)字驗證EDA產(chǎn)品率先切入市場，陸續(xù)推出了自主自研的數(shù)字功能仿真器UniVista Simulator（UVS）、數(shù)字仿真調(diào)試器UniVista Debugger（UVD）、驗證回歸管理平臺UniVista Verification Productivity System（VPS）、原型驗證系統(tǒng)UniVista Advanced Prototyping System（UV APS）、以及先進封裝系統(tǒng)級設(shè)計協(xié)同Sign-off工具 UniVista Integrator （UVI）等主流EDA工具，獲得了上百家客戶的部署與認可。日前，合見工軟發(fā)布了五款覆蓋系統(tǒng)、IP、實現(xiàn)、驗證和芯粒/封裝/PCB的全新EDA工具，并接受了<與非網(wǎng)>等媒體采訪。

國產(chǎn)EDA為什么要打造全流程工具鏈？

當前，我國EDA產(chǎn)業(yè)發(fā)展正處于關(guān)鍵階段，一方面，市場需求日益旺盛，國內(nèi)比較有規(guī)模的芯片設(shè)計公司在快速成長，年復(fù)合增長率超過28%；另一方面，國產(chǎn)EDA軟件的發(fā)展速度有了顯著提升，中國EDA市場年復(fù)合增長率為14.7%，超過了全球EDA市場的增長速度（年復(fù)合增長率10.9%）。

盡管機遇空前，但國產(chǎn)EDA面臨的挑戰(zhàn)也是巨大的。合見工軟CTO賀培鑫認為，首先是技術(shù)壁壘高、投入大；二是世界級的領(lǐng)軍人物、技術(shù)人才難覓；三是國內(nèi)的EDA公司現(xiàn)在多數(shù)在做單點工具（point-tool），很少能夠做出全流程的工具鏈，并且，國內(nèi)公司大部分都缺乏并購經(jīng)驗、以及產(chǎn)業(yè)上下游生態(tài)建構(gòu)的經(jīng)驗。

應(yīng)對上述挑戰(zhàn)，賀培鑫表示，首先要不斷保持技術(shù)創(chuàng)新，才能真正解決受限問題，這需要不斷引入國際知名專家，培養(yǎng)國內(nèi)一流的人才梯隊。其次要構(gòu)筑整個生態(tài)，不光是芯片，還有芯片上下游的系統(tǒng)、封裝、PCB等，要能夠做到協(xié)同設(shè)計，并且要確保整個設(shè)計的flow可以收斂（converge）。合見工軟致力于打造全流程的工具鏈，并且會持續(xù)通過并購和整合發(fā)展壯大。

“之所以要打造全流程的工具鏈，是因為點工具很難把整個流程都做起來，難以實現(xiàn)收斂、協(xié)同優(yōu)化。而如果做不出全流程的工具鏈，就沒有辦法真正地解決受限的問題”， 賀培鑫解釋說，“也正是在這樣的背景下，合見工軟明確了‘國產(chǎn)EDA多維演進’的產(chǎn)品戰(zhàn)略?！?/p>

新趨勢下軟硬件協(xié)同優(yōu)化的必要性

現(xiàn)代電子系統(tǒng)設(shè)計中，不論是AI、超級計算還是汽車、5G電子系統(tǒng)，都需要首先進行系統(tǒng)設(shè)計，不僅包括芯片，還包括整機系統(tǒng)和軟件，這涉及到IP選擇、數(shù)字實現(xiàn)、RTL code轉(zhuǎn)化等，然后才能送至代工廠制成芯片。

這其中首先需要確保IC實現(xiàn)的功能是正確的。由于IC越來越復(fù)雜，設(shè)計和生產(chǎn)中的任何錯誤都可能導(dǎo)致IC無法工作。因此，驗證成為非常重要的環(huán)節(jié)，甚至在芯片設(shè)計過程中，驗證所花費的時間和費用可能超過設(shè)計實現(xiàn)和IP選擇。

此外，在IC設(shè)計中使用不同的芯粒（chiplet）越來越成為顯著趨勢。由于芯粒之間的通信協(xié)議會對整個系統(tǒng)的性能和能耗比產(chǎn)生重大影響，因此需要對可能產(chǎn)生的問題進行提前預(yù)測。

AMD的MI100加速器芯片就體現(xiàn)了軟硬件協(xié)同優(yōu)化所帶來的巨大優(yōu)勢。相關(guān)數(shù)據(jù)顯示，與上一代MI250X相比，MI100取得了4.2倍的性能提升和2.2倍的能效提升，但這些提升并不是從更先進的制程工藝得來的，而是通過系統(tǒng)優(yōu)化、RTL優(yōu)化、芯粒封裝優(yōu)化獲得，這與合見工軟的策略不謀而合。

多維演進戰(zhàn)略：系統(tǒng)、IP、實現(xiàn)、驗證和芯粒/封裝/PCB的全面覆蓋

合見工軟最新發(fā)布的五款基于“多維演進戰(zhàn)略”的EDA工具分別覆蓋五個維度：系統(tǒng)、IP、實現(xiàn)、驗證和芯粒/封裝/PCB，再結(jié)合三款在售的EDA工具：UVS/UVD（數(shù)字仿真器/調(diào)試器）、UVAPS（原型驗證系統(tǒng)），以及UVI（先進封裝互連檢查工具），這五大維度進一步得到了提升和全面覆蓋。

1、測試向量自動生成工具，大幅加速集成電路測試

UniVista Tespert ATPG是合見工軟最新推出的商用級、高效測試向量自動生成工具，擁有自主知識產(chǎn)權(quán)，該工具創(chuàng)新自研了多線程并行引擎，相比傳統(tǒng)單線程引擎，可以利用48線程實現(xiàn)高達29倍的提速，同時配合高效的測試向量生成算法，提高了最終測試向量的有效性和高故障覆蓋率。同時，UniVista Tespert ATPG支持基于時序邏輯的硬件壓縮，相比于傳統(tǒng)的組合邏輯的壓縮結(jié)構(gòu)，具備更高壓縮比，可以幫助測試工程師解決越來越嚴峻的芯片“大”規(guī)模、“少”管腳帶來的挑戰(zhàn)，大幅降低測試時間和成本。

集成電路的測試是整個集成電路設(shè)計和生產(chǎn)過程中不可或缺的核心環(huán)節(jié)，高品質(zhì)、低成本的測試是保證芯片質(zhì)量的關(guān)鍵，也是獲得商業(yè)成功的重要保障，而高效的測試向量自動生成工具(ATPG)則是獲得最優(yōu)測試的必要保證。數(shù)據(jù)顯示，在可測試設(shè)計(DFT)中，項目調(diào)試的時間占整個設(shè)計驗證周期的50%以上。

UniVista Tespert ATPG在提高測試效率和測試質(zhì)量的同時，還可以與合見工軟自研的數(shù)字功能仿真調(diào)試工具UniVista Debugger無縫集成，提供功能強大、直觀易用的圖形界面，加快用戶定位和分析出包括設(shè)計規(guī)則違例、低測試覆蓋率和仿真mismatch的根本原因。此外，UniVista Tespert ATPG Debugger支持千兆門級規(guī)模設(shè)計，并具有較低的響應(yīng)延時，可以從網(wǎng)表、電路圖和層次結(jié)構(gòu)樹中查找和追蹤對象，可大幅加速達到十數(shù)倍。

對于該公司在數(shù)字芯片實現(xiàn)領(lǐng)域推出首款產(chǎn)品的重要意義，以及在整個數(shù)字芯片設(shè)計實現(xiàn)流程中所扮演的重要角色，合見工軟副總裁敬偉表示，“從設(shè)計開發(fā)到量產(chǎn)的過程中，DFT（Design For Test；可測試性設(shè)計）是最關(guān)鍵的環(huán)節(jié)，隨著芯片規(guī)模越來越大，工藝越來越先進，成本、良率和缺陷率成為關(guān)注焦點，DFT成為提高芯片量產(chǎn)競爭力的重要手段之一。而量產(chǎn)競爭力主要體現(xiàn)在兩個方面：一是如何降低測試成本（測試成本占芯片成品成本的20%以上），二是如何降低產(chǎn)品缺陷率，這是DFT的兩大關(guān)注點?！?/p>

由于降低測試成本和提高測試覆蓋率是芯片設(shè)計的重要目標，這需要借助DFT在ATPG方面的實力。對于幾億門級的大型芯片，可測性設(shè)計規(guī)則的違反、覆蓋率缺陷或測試向量不匹配等問題，會使調(diào)試變得異常困難。為解決這些問題，UniVista Tespert ATPG提供強大的調(diào)試引擎和數(shù)字仿真調(diào)試器UVD，可在數(shù)億門的電路網(wǎng)表上快速定位各種規(guī)則、故障、缺陷、仿真不匹配等問題。

敬偉強調(diào)，UniVista Tespert ATPG的自動測試向量生成引擎內(nèi)核采用了自研的高性能并行計算技術(shù)，可以在48個線程上實現(xiàn)接近30倍的提速，同時保持非常低的內(nèi)存占用率，在這方面，我們擁有業(yè)界領(lǐng)先的水平，這是在過去十多個客戶測試項目上得到了充分驗證的結(jié)果。

2、商用級全場景驗證硬件系統(tǒng)，加速大芯片設(shè)計軟硬件協(xié)同開發(fā)

商用級、高性能、全場景驗證硬件系統(tǒng)(Unified Verification Hardware System, UVHS)的推出，與近年來智能駕駛、數(shù)據(jù)中心、人工智能等大規(guī)模芯片應(yīng)用不斷涌現(xiàn)，芯片公司的設(shè)計與驗證團隊持續(xù)面臨的復(fù)雜多樣性的挑戰(zhàn)息息相關(guān)，而這主要是設(shè)計規(guī)模和功能集成度所帶來的仿真性能和驗證任務(wù)挑戰(zhàn)。

對于芯片公司而言，一方面，急需解決數(shù)十億門規(guī)模以上的設(shè)計如何在系統(tǒng)軟硬件驗證階段，通過幾周到一個月的時間，快速實現(xiàn)設(shè)計啟動，并獲取10MHz以上的仿真性能，從而在有效的時間內(nèi)執(zhí)行完軟硬件協(xié)同調(diào)試任務(wù)；另一方面，也渴望更早開始以更快的速度執(zhí)行更為復(fù)雜的應(yīng)用軟件，例如20MHz以上甚至高達100MHz，以進行更為廣泛的系統(tǒng)測試和量產(chǎn)軟件開發(fā)。

敬偉表示，“芯機聯(lián)動”概念日益得到認可，其背后的邏輯就是在強調(diào)“芯片公司如何與整機設(shè)計公司進行充分的聯(lián)動”，尤其是在當前“軟件定義網(wǎng)絡(luò)”、“軟件定義汽車”流行的時代，復(fù)雜的工具如何幫助用戶構(gòu)建最好的芯片架構(gòu)，以確保最終的產(chǎn)品符合預(yù)期，需要在更早的階段去做充分的驗證。

UVHS以全國產(chǎn)自研的硬件系統(tǒng)設(shè)計與核心EDA工具鏈，成功實現(xiàn)了單一系統(tǒng)可以根據(jù)驗證任務(wù)的不同，在不同性能要求、接口方案的使用模式和應(yīng)用場景之間進行靈活切換以及設(shè)計數(shù)據(jù)與環(huán)境的平滑移植，輕松解決了其他已有方案里切換模式的跨度大、難度高、效率低、時間久的難題。目前，該產(chǎn)品已在多家客戶的主流大芯片項目中成功完成單一設(shè)計超過60億門設(shè)計規(guī)模的實際商業(yè)化部署，并實現(xiàn)成功流片迭代。

中興微電子有線系統(tǒng)部部長賀志強在評價這款新工具時談到，合見工軟的高性能原型驗證平臺UV APS已在中興通訊的多個項目中得到成功部署，而最新推出的高效能的全場景驗證硬件系統(tǒng)UVHS，為其軟硬件協(xié)同驗證方面所面臨的性能和調(diào)試挑戰(zhàn)提供了一個優(yōu)異的解決方案。

他解釋說，因為在項目中，他們經(jīng)常會在硬件加速器上執(zhí)行一些長軟件測試用例，所以運行性能和快速定位問題的能力是必須要求。UVHS的高效定位調(diào)試功能非常有用，結(jié)合全信號可見能力，能夠助其迅速找到問題根源。

3、商用級虛擬原型工具套件，提升軟硬件協(xié)同開發(fā)效率

一個完整的電子系統(tǒng)級解決方案通常包括芯片本身和運行在芯片上的軟件，軟件的開發(fā)和測試需要依賴硬件環(huán)境，而隨著系統(tǒng)對軟件需求的不斷增長，軟件開發(fā)現(xiàn)已成為芯片開發(fā)過程中最耗費時間和資源的環(huán)節(jié)之一，需要盡可能的在芯片開發(fā)周期中讓軟件的開發(fā)測試工作提前開始，不再依賴于芯片硬件的開發(fā)狀態(tài)，通過軟硬件協(xié)同以并行開發(fā)，加速產(chǎn)品整體開發(fā)的進度。

為此，創(chuàng)新的商用級虛擬原型設(shè)計仿真平臺UniVista V-Builder/vSpace在性能方面，能夠支持分鐘級快速原型創(chuàng)建與平臺編譯，典型系統(tǒng)運行性可達10-100MIPS；支持第三方調(diào)試器擴展，支持命令行界面、故障注入及自動化回歸測試；支持仿真與軟件Profiling等用戶友好功能，可以更好地解決日益增長的系統(tǒng)復(fù)雜度與更短的產(chǎn)品上市時間之間的矛盾，

此外，UniVista V-Builder/vSpace還可以與其他工具組成混合仿真環(huán)境，包括在汽車電子行業(yè)中的在環(huán)測試中，與Simulink構(gòu)成物理模型組建混仿平臺，支持用戶進行虛擬在環(huán)測試；與硬件仿真器組成混合仿真平臺，有效解決硬件仿真的容量及編譯性能限制等問題，通過支撐項目從RTL早期IP級、子系統(tǒng)級、到SoC級完整生命周期的驗證平臺創(chuàng)建；以及支持與虛擬機設(shè)備(VirtualBox)構(gòu)建主機(x86)與PCIe板卡(虛擬原型)連接，幫助調(diào)試主機側(cè)驅(qū)動以及整體軟件流程。

燧原科技驗證平臺負責(zé)人任承志在介紹合見工軟對大算力平臺的支持時談到，“虛擬原型技術(shù)通過將軟硬件集成開發(fā)驗證左移、以及靈活易用的快速部署特點，當前已證明為燧原科技產(chǎn)品高質(zhì)量高效率交付提供可靠的流程保障。我們與合見工軟的專家團隊深度合作，在項目設(shè)計中選用UniVista V-Builder/vSpace工具套件，它可以支持用戶自研標準TLM模型導(dǎo)入，同時在第三方處理器模型集成、支持PCIe SR-IOV、多線程仿真加速等多個關(guān)鍵技術(shù)點上可以提供業(yè)界一流的解決方案。我們很高興能夠看到國產(chǎn)自主知識產(chǎn)權(quán)的虛擬化仿真方案能支持燧原科技的云端算力產(chǎn)品進一步演進?！?/p>

4、首款自研全國產(chǎn)PCIe Gen5 IP解決方案，應(yīng)對更復(fù)雜應(yīng)用需求

UniVista PCIe Gen5 IP解決方案的推出，是基于合見工軟2023年5月對北京諾芮集成電路公司的收購。據(jù)了解，諾芮集成電路主要提供已經(jīng)硬件驗證過的Ethernet、FlexE、Interlaken等多款I(lǐng)P產(chǎn)品，包括成熟可靠支持多協(xié)議的全國產(chǎn)400G/800G以太網(wǎng)控制器UniVista Ethernet Controller IP，支持完整FlexE應(yīng)用和小粒度協(xié)議的全國產(chǎn)靈活以太網(wǎng)解決方案UniVista Flexible Ethernet IP，以及全國產(chǎn)高帶寬低延遲Interlaken PHY層編解碼控制器UniVista Interlaken Controller IP。

UniVista PCIe Gen5 IP包含了32G PHY、PIPE、DL、TL、DMA、AXI接口等全功能 PCIe接口解決方案，支持RP和EP，以及X1至X16等等多種配置及模式，數(shù)據(jù)傳輸速率最高達512Gbps，功耗350mw/lane，性能處于業(yè)界領(lǐng)先水平。

合見工軟IP事業(yè)部總經(jīng)理劉矛認為，隨著設(shè)計復(fù)雜度的提升，EDA和IP的互動正變得越來越緊密，尤其是在HPC領(lǐng)域，客戶在設(shè)計芯片的時候也會更多考慮“EDA+IP+定制化”的完整方案。因此要想做到行業(yè)領(lǐng)先，IP策略必不可少，這也是為什么合見工軟選擇收購諾芮的原因，希望能夠加強IP設(shè)計能力，擴展IP產(chǎn)品線，提供更完整的解決方案，實現(xiàn)1+1>2的化學(xué)反應(yīng)。未來，合見工軟將繼續(xù)關(guān)注IP領(lǐng)域新產(chǎn)品，擴展EDA+IP的產(chǎn)品策略。

5、新一代UniVista EDMPro電子系統(tǒng)研發(fā)管理平臺

隨著5G、AI、自動駕駛等技術(shù)的發(fā)展，電子系統(tǒng)已經(jīng)越來越復(fù)雜，研發(fā)過程中的各類型管理問題也日顯突出。例如，如何讓設(shè)計團隊使用統(tǒng)一、規(guī)范化的資源庫？設(shè)計過程中的數(shù)據(jù)如何進行管理和版本控制？設(shè)計的階段性成果如何進行評審和問題閉環(huán)？如何快速進行設(shè)計規(guī)則的自動化檢查，及時發(fā)現(xiàn)和解決質(zhì)量問題？都是目前設(shè)計工程師遇到的重點挑戰(zhàn)。

為此，在前一代電子數(shù)據(jù)管理平臺EDMPro的基礎(chǔ)上，合見工軟在新一代版本的多個組件上進行了技術(shù)創(chuàng)新與迭代。其中，新版本EDMPro ERC電子設(shè)計自動化檢查系統(tǒng)采用全新的技術(shù)，具備了規(guī)則的自定義、多線程檢查的能力，從而提升了規(guī)則執(zhí)行效率，創(chuàng)新性的EDA工具協(xié)同方式支持多場景、多設(shè)計高效切換；新版本EDMPro ERC電子設(shè)計自動化檢查系統(tǒng)與EDMPro ERS電子設(shè)計評審系統(tǒng)能夠無縫對接，支持自動提問，檢查結(jié)果閉環(huán)管理，有效提升了設(shè)計質(zhì)量，提高了工作效率。

中興通訊EDA經(jīng)理儲明聚表示：“UniVista EDMPro系列產(chǎn)品在針對目前電子設(shè)計管理問題，帶來積極作用，如RMS對資源庫的管理，有助于設(shè)計師更方便的選擇需要的器件；ERS目前已經(jīng)使用在一些項目上，問題提取、定位比之前要更加方便，基于線上的問題閉環(huán)管理，可以很直接地了解所有問題狀態(tài)，掌握評審進度；結(jié)構(gòu)化數(shù)據(jù)管理，對后續(xù)改善產(chǎn)品質(zhì)量、提升設(shè)計能力都有參考意義。ERC的自動化檢查也將提升我們在檢查規(guī)則檢查的效率，部署UniVista EDMPro平臺，令我們的工程師能更專注在設(shè)計、創(chuàng)新上?！?/p>

“一群正確的人在正確的時間做了正確的事情”

對于合見工軟在短短兩年多時間內(nèi)取得的成果，上海集成電路行業(yè)協(xié)會會長、華虹集團董事長張素心的評價是：一群正確的人在正確的時間做了正確的事情。

如何在短時間內(nèi)迅速發(fā)展壯大、并推出經(jīng)得起市場驗證的產(chǎn)品？合見工軟聯(lián)席總裁徐昀表示，核心團隊在創(chuàng)立之初就明確了平臺化的發(fā)展思路，這對于公司的快速發(fā)展起到了關(guān)鍵作用。目前，合見工軟已經(jīng)成功實現(xiàn)了平臺化發(fā)展，并購整合非常成功，多維產(chǎn)品在順利推出，并且客戶反饋良好。

此外，也得益于雙輪驅(qū)動的企業(yè)發(fā)展策略和整體思路的構(gòu)建。她解釋說，所謂“雙輪”， 首先是人才，國內(nèi)很缺少國際頂級的專家團隊，而合見工軟吸引了國際技術(shù)職位的核心人才加入，并通過人才的虹吸效應(yīng)，吸引了更多優(yōu)秀人才；其次是商業(yè)落地能力，合見工軟的運營團隊具備卓越的商業(yè)落地能力，成員大多來自國際領(lǐng)先EDA企業(yè)，有著豐富的服務(wù)國內(nèi)客戶的經(jīng)驗，贏得了客戶的信任和支持。

目前，合見工軟也完成了對幾家技術(shù)領(lǐng)先的EDA初創(chuàng)公司的投資和合并。驗證方面，成功并購了上海華桑電子，并迅速融入合見工軟驗證EDA產(chǎn)品運營體系，大大加速了驗證硬件類產(chǎn)品的上市過程；系統(tǒng)級方面，成功并購了北京云樞軟件，大大加速了PCB解決方案的產(chǎn)品化進程以及國內(nèi)頭部整機企業(yè)的商業(yè)推廣進程；IP方面，今年上半年完成了對北京諾芮的收購，成功進入設(shè)計IP市場，諾芮的controller IP與合見工軟的驗證、DFT和其他系統(tǒng)級想法互補，形成全面的戰(zhàn)略布局。

對于當前的業(yè)務(wù)布局和未來發(fā)展，徐昀表示，雖然合見工軟是初創(chuàng)公司，但是從營收、客戶積累、行業(yè)口碑等方面來看，已經(jīng)收獲了不少認可，團隊信心也非常足，要成為具備世界競爭力的領(lǐng)先EDA企業(yè)?！半m然離完美還有很大的差距，但是在正確的方向前進且進展迅速，我們正處在很好的一個機會點”，她補充。