大模型風(fēng)暴“卷”至芯片設(shè)計

大模型帶來的AI算力風(fēng)暴已經(jīng)蔓延至芯片設(shè)計領(lǐng)域。英偉達創(chuàng)始人兼首席執(zhí)行官黃仁勛認為芯片制造是加速計算和AI計算的“理想應(yīng)用”；AMD首席技術(shù)官Mark Papermaster透露，目前AMD在半導(dǎo)體設(shè)計、測試與驗證階段均已開始應(yīng)用AI，未來計劃在芯片設(shè)計領(lǐng)域更廣泛地使用生成式AI；日本半導(dǎo)體企業(yè)Rapidus社長小池淳義表示，將引進人工智能和自動化技術(shù)。

記者在采訪中了解到，芯片設(shè)計行業(yè)需要“EDA+AI”來應(yīng)對大模型時代的算力變革。將AI技術(shù)與EDA工具結(jié)合能夠使EDA更加智能，減少芯片設(shè)計流程中一部分重復(fù)且繁雜的工作。但同時，“EDA+AI”仍然面臨數(shù)據(jù)有限、精度不高等問題。

AI與EDA工具的結(jié)合已進入“深水區(qū)”

高性能AI芯片的設(shè)計需要使用包電路仿真、物理設(shè)計等多種EDA設(shè)計工具和軟件，還要花費大量的時間和人力成本。在芯片設(shè)計過程中，任何一個錯誤都可能導(dǎo)致大量時間和資源的浪費，甚至可能導(dǎo)致整個項目的失敗。在此背景下，不少企業(yè)都通過引入AI技術(shù)讓EDA工具更加智能，在芯片設(shè)計的過程中用工具盡可能多地代替人力。

作為全球領(lǐng)先EDA軟件公司，新思科技從幾年前就開始大力投入對AI工具的研究。今年四月，新思科技推出業(yè)界首款全棧式AI驅(qū)動型EDA解決方案Synopsys.ai，能夠讓開發(fā)者第一次從系統(tǒng)架構(gòu)到設(shè)計和制造，即在芯片開發(fā)的每一個階段都采用AI技術(shù)，最終達到降本增效，并縮短產(chǎn)品開發(fā)周期。目前，Synopsys.ai已經(jīng)成功幫助瑞薩電子提高芯片性能并降低成本，并將產(chǎn)品開發(fā)周期縮短了數(shù)周。

ChatGPT 在芯片自動生成各個領(lǐng)域的開創(chuàng)性創(chuàng)新

來源：中科院計算所

“將AI技術(shù)與EDA工具結(jié)合帶來兩個核心價值?！毙滤伎萍挤矫鎸Α吨袊娮訄蟆酚浾弑硎?，一方面是使EDA更加智能，減少芯片設(shè)計流程中一部分重復(fù)且繁雜的工作，讓用戶可以在相同甚至更短時間內(nèi)設(shè)計出功耗、性能和面積（PPA）更好的芯片；另一方面則能大幅降低用戶門檻，解決人才短缺的挑戰(zhàn)。

國內(nèi)系統(tǒng)級驗證EDA解決方案提供商芯華章，已經(jīng)在多個方向上進行AI輔助EDA設(shè)計和驗證的研發(fā)工作。比如，芯華章發(fā)布的智能場景驗證工具GalaxPSS，基于高級語言建模，可以高效并且自動化生成不同形態(tài)、適配多種驗證環(huán)境優(yōu)質(zhì)測試用例。芯華章還成立了芯華章研究院，目前已經(jīng)開展機器學(xué)習(xí)算法、光計算在形式化驗證中的應(yīng)用、如何利用新一代語言深度打通軟硬件系統(tǒng)驗證等多個課題。

“目前人工智能技術(shù)與EDA工具的結(jié)合已經(jīng)進入‘深水區(qū)’。”芯華章科技首席市場戰(zhàn)略官謝仲輝對《中國電子報》記者表示，如何用人工智能技術(shù)處理高維度數(shù)據(jù)，是當前行業(yè)發(fā)展的重點。在EDA仿真、形式化驗證、調(diào)試等幾個階段，都有與人工智能結(jié)合的空間。比如在前端的仿真環(huán)節(jié)，通過融合自然語言處理等最新AI算法與傳統(tǒng)機器學(xué)習(xí)算法來縮小求解空間，更快完成AI輔助的驗證和調(diào)試。此外，AI算法同樣能夠優(yōu)化形式化驗證的計算調(diào)度，從而改進性能。

華大九天同樣在“EDA+AI”方面有所布局。6月26日，北京華大九天與上海合見工業(yè)軟件宣布，將攜手共建數(shù)模混合設(shè)計與仿真EDA聯(lián)合解決方案。此前，華大九天推出了AI驅(qū)動的EDA套件，提高了芯片生命周期并實現(xiàn)了管理優(yōu)化。

AI大規(guī)模參與EDA設(shè)計仍存瓶頸

從目前的實際進展而言，AI大規(guī)模參與EDA設(shè)計仍然存在一些亟待突破的瓶頸。其中，精度不高、數(shù)據(jù)有限等問題，正在限制AI技術(shù)在EDA設(shè)計中的應(yīng)用。

“當前采用大模型或者通用人工智能模型設(shè)計芯片的路線還面臨流程隨機性和魯棒性較差的問題?！敝锌圃河嬎闼毖芯繂T王穎對《中國電子報》記者表示，AI本身具有的不確定性會影響研究人員采用大模型復(fù)現(xiàn)芯片自動設(shè)計的結(jié)果，現(xiàn)有算法對特性的約束也具有較強的隨機性。

在中科院計算所處理器芯片全國重點實驗室研究人員常開顏看來，AI其實是一個不精確的生成。很多時候，AI不一定符合工程師設(shè)計的需要，因此如何提升AI在芯片設(shè)計中的正確率是一個瓶頸。

此外，芯片全流程優(yōu)化算法的缺乏也是挑戰(zhàn)之一。“版圖級別、布局布線其實還有很多AI模型難以涉及的數(shù)據(jù)，所以全流程優(yōu)化既重要又難做。”王穎表示，現(xiàn)有AI只用于芯片邏輯設(shè)計的“小優(yōu)化”。如何利用大模型實現(xiàn)前后端協(xié)同優(yōu)化以改變這種局限，還需要進一步探索。

“EDA是上下游、前后端結(jié)合的產(chǎn)業(yè)鏈?，F(xiàn)有的AI只能局限于EDA的某一個層次上，目前還不能實現(xiàn)全局、全流程綜合的AI優(yōu)化?！被诖?，常開顏認為，業(yè)界需要更多的專業(yè)數(shù)據(jù)來訓(xùn)練模型。除此之外，AI還要與傳統(tǒng)的EDA編譯工具結(jié)合起來，再進行協(xié)同優(yōu)化。

在芯片數(shù)據(jù)庫短缺方面，AI方法仍然受限于提供數(shù)據(jù)的廠商。王穎指出，雖然閉源大模型較完善,但大量資源掌握在生產(chǎn)商手中。如果從開源庫生成高質(zhì)量數(shù)據(jù)集或把閉源代碼庫當作數(shù)據(jù)庫，就可以給開源模型訓(xùn)練帶來優(yōu)勢。

值得注意的是，ML（機器學(xué)習(xí)）模型訓(xùn)練也會帶來安全性問題。謝仲輝對《中國電子報》記者表示，一方面，ML模型的引入可能會導(dǎo)致數(shù)據(jù)安全和模型所屬權(quán)問題。他舉例道，客戶的設(shè)計和供應(yīng)商IP可能會在不知情的情況下被ML模型學(xué)習(xí)到，再在模型提供服務(wù)的時候被其他客戶使用。另一方面，IC領(lǐng)域發(fā)展迅速，每一代技術(shù)節(jié)點對應(yīng)的設(shè)計與制程都不一樣，如何提高當前訓(xùn)練的ML模型的有效期是必須面對的挑戰(zhàn)。

“EDA+AI”還面臨能耗挑戰(zhàn)。這是因為深度學(xué)習(xí)模型的規(guī)模越大，能耗水平也迅速攀升。華為AI首席科學(xué)家田奇在近日一場AI大模型技術(shù)論壇上強調(diào)，大模型訓(xùn)練成本中60%是電費。根據(jù)斯坦福人工智能研究所（HAI）發(fā)布的《2023年人工智能指數(shù)報告》，訓(xùn)練像OpenAI的GPT-3這樣規(guī)模的人工智能模型所需消耗的電力，足可以讓一個普通美國家庭用上數(shù)百年。

新思科技方面在談及能耗問題時對《中國電子報》記者表示，AI設(shè)計工具可以更好地優(yōu)化AI處理器芯片來提高能效。使用強化學(xué)習(xí)可以從功耗、性能和面積方面改善芯片；使用低功耗IP解決方案組合可以幫助降低芯片功耗，同時加快產(chǎn)品上市；在芯片生命周期管理（SLM）使用監(jiān)控和分析的片上傳感器，能夠生成功耗方面的分析。

展望未來，AI不會取代芯片工程師，而是扮演輔助角色?！坝绕涫窃趶?fù)雜的芯片甚至系統(tǒng)級創(chuàng)新的架構(gòu)中，需要更高層次的算法優(yōu)化，目前的人工智能還難以進行精準的、有創(chuàng)造力的、解釋性強、可重用的表達?！敝x仲輝說。

作者丨張依依? 編輯丨張心怡

美編丨馬利亞? 監(jiān)制丨連曉東