加入星計(jì)劃,您可以享受以下權(quán)益:

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長(zhǎng)期合作伙伴
立即加入
  • 正文
  • 推薦器件
  • 相關(guān)推薦
  • 電子產(chǎn)業(yè)圖譜
申請(qǐng)入駐 產(chǎn)業(yè)圖譜

ARM+FPGA架構(gòu)開發(fā)板PCIE2SCREEN示例分析與測(cè)試-米爾MYD-JX8MMA7

2023/02/24
2127
閱讀需 8 分鐘
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

本次測(cè)試內(nèi)容為米爾MYD-JX8MMA7開發(fā)板其ARM端的測(cè)試?yán)蘰cie2screen并介紹一下FPGA端程序的修改。

測(cè)試?yán)蘰cie2screen

例程pcie2screen是配合MYD-JX8MMA7開發(fā)板所帶的MYIR_PCIE_5T_CMOS 工程的測(cè)試?yán)?,它的作用是顯示FPGA所連接的攝像頭所采集的視頻。運(yùn)行該程序后屏幕會(huì)顯示一個(gè)標(biāo)題為demo的窗口。

使用鼠標(biāo)點(diǎn)擊 ready按鈕,demo 窗口會(huì)顯示連續(xù)的視頻,說明攝像頭、DDR、PCIE接口各部分正常。如果沒有接攝像頭,該程序會(huì)顯示雜亂無(wú)章的圖像。

該測(cè)試?yán)脑创a沒有包括在SDK中,可以向米爾公司的技術(shù)人員索取。該實(shí)例程序是用Qt開發(fā)的,使用了OpenGL技術(shù)。程序包括以下幾個(gè)主要的類:

  • MainWindow:QMainWindow子類,是顯示窗口的。
  • uOpenglYuv:QOpenGLWidget子類,用于顯示采集到的圖像。該類的initializeGL函數(shù)用于初始化OpenGL。paintGL函數(shù)是用于繪制圖像的,其中最核心的語(yǔ)句是:

glTexImage2D(GL_TEXTURE_2D, 0, GL_RGBA, vW, vH, 0, GL_RGBA, GL_UNSIGNED_BYTE, pRGB);

其中的pRGB保存從FPGA讀取的數(shù)據(jù)。從這句我們可以看出該程序所要求的圖像的格式。

  • xdma_getImg:主線程類
  • xdma_programe:對(duì)RIFFA接口進(jìn)行了封裝,其中的read_pack用于讀取FPGA數(shù)據(jù),被主線程循環(huán)調(diào)用。其函數(shù)定義如下:
int xdma_programe::read_pack(char *pData, int len)
{
    //int buffer[1920 * 1080];
    //int buffer[1024 * 768];
    int buffer[1280 * 720];
    int i;

    if(dev_fd != NULL)
    {
        fpga_send(dev_fd, 0, buffer, len / 4, 0, 1, 25000);
        fpga_recv(dev_fd, 0, buffer, len / 4, 25000);
        memcpy(pData, (char *)buffer, len);

        return len;
    }
    else
    {
        return 0;
    }
}

從函數(shù)中可以看出,在每次讀數(shù)據(jù)前,該函數(shù)先向FPGA寫一次數(shù)據(jù)(數(shù)據(jù)無(wú)意義,和FPGA的狀態(tài)機(jī)有關(guān)),每次讀入一整幀的數(shù)據(jù)。

FPGA端程序的修改

FPGA端的邏輯控制在chnl_tester.v中,它定義了一個(gè)狀態(tài)機(jī),用于對(duì)數(shù)據(jù)收發(fā)進(jìn)行控制。狀態(tài)機(jī)定義如下:

always @(posedge CLK or posedge RST) begin
        if (RST) begin
                rLen <= #1 0;
                rCount <= #1 0;
                rState <= #1 0;
                rData <= #1 0;
                vout_vs_r <= #1 0;
        end
        else begin
          case (rState)


                3'd0: begin // Wait for start of RX, save length
                        if (CHNL_RX) begin
                                rLen <= #1 CHNL_RX_LEN;
                                rCount <= #1 0;
                                rState <= #1 3'd1;
                        end
                end


                3'd1: begin // Wait for last data in RX, save value
                        if (CHNL_RX_DATA_VALID) begin
                                rData <= #1 CHNL_RX_DATA;
                                rCount <= #1 rCount + (C_PCI_DATA_WIDTH/32);
                        end
                        if (rCount >= rLen)begin
                                rState <= #1 3'd2;
                                end
                end

                3'd2: begin // Prepare for TX
                        if (read_valid) begin                
                             rCount <= #1 0;
                             rState <= #1 3'd3;
                             end
                end

                3'd3: begin // Start TX with save length and data value
                        if (CHNL_TX_DATA_REN) begin
                                //rData <= #1 data_in;
                                rCount <= #1 rCount + (C_PCI_DATA_WIDTH/32);
                                if (rCount >= rLen)
                                        rState <= #1 3'd4;                
                        end
                end
                3'd4: begin
            if (vout_vs_r)         
                rState <= #1 3'd5;
            else begin                
                        vout_vs_r <= #1 1;
                        rState <= #1 3'd4;
                        rCount <= #1 0;
                        end
                end        
                3'd5: begin
             if (vs_flag) begin         
                 rState <= #1 3'd0;
                 vout_vs_r <= #1 0;
                 end
             else                 
                 rState <= #1 3'd5;
         end                                      
          endcase
        end
end

我們手頭沒有攝像頭進(jìn)行測(cè)試,所以簡(jiǎn)單修改該程序,使程序發(fā)送藍(lán)色漸變色帶信號(hào)。

核心修改如下:

……
reg [31:0] rColor = 0;
……
assign CHNL_TX_DATA = (read_en)? {rColor, rColor}:64'd0;
……
                3'd3: begin // Start TX with save length and data value
                        if (CHNL_TX_DATA_REN) begin
                                //rData <= #1 data_in;
//                                if (rCount % 5 == 4)
                rColor <= #1 rColor + 1;
                                if(rColor >= 255)
                                    rColor <= #1 0;
                                rCount <= #1 rCount + (C_PCI_DATA_WIDTH/32);
                                if (rCount >= rLen)
                                        rState <= #1 3'd4;                
                        end
                end
……

測(cè)試結(jié)果

我們沒有修改ARM端的測(cè)試程序,仍然使用廠家提供的pcie2screen,只是重新燒寫FPGA程序。程序的運(yùn)行效果參見視頻。

推薦器件

更多器件
器件型號(hào) 數(shù)量 器件廠商 器件描述 數(shù)據(jù)手冊(cè) ECAD模型 風(fēng)險(xiǎn)等級(jí) 參考價(jià)格 更多信息
FOD420SV 1 Fairchild Semiconductor Corporation Triac Output Optocoupler, 1-Element, 5000V Isolation, LEAD FREE, SURFACE MOUNT PACKAGE-6
$2.89 查看
SIT9001AI-83-XXXX-000.FP000X 1 SiTime Corporation LVCMOS Output Clock Oscillator,
暫無(wú)數(shù)據(jù) 查看
TLP291(GB,SE 1 Toshiba America Electronic Components 1 CHANNEL TRANSISTOR OUTPUT OPTOCOUPLER

ECAD模型

下載ECAD模型
$0.34 查看
米爾科技

米爾科技

米爾電子,是一家專注于嵌入式處理器模組設(shè)計(jì)、研發(fā)、生產(chǎn)和銷售于一體的國(guó)家級(jí)高新技術(shù)企業(yè),也被評(píng)為專精特新企業(yè)。米爾電子深耕嵌入式領(lǐng)域10多年,致力于為企業(yè)級(jí)客戶提供基于ARM、FPGA、RISC-V和AI等各種架構(gòu),穩(wěn)定可靠的處理器模組,滿足客戶大批量產(chǎn)品應(yīng)用部署的需求,同時(shí)為客戶提供產(chǎn)品定制設(shè)計(jì)、行業(yè)應(yīng)用解決方案和OEM的一站式服務(wù)。

米爾電子,是一家專注于嵌入式處理器模組設(shè)計(jì)、研發(fā)、生產(chǎn)和銷售于一體的國(guó)家級(jí)高新技術(shù)企業(yè),也被評(píng)為專精特新企業(yè)。米爾電子深耕嵌入式領(lǐng)域10多年,致力于為企業(yè)級(jí)客戶提供基于ARM、FPGA、RISC-V和AI等各種架構(gòu),穩(wěn)定可靠的處理器模組,滿足客戶大批量產(chǎn)品應(yīng)用部署的需求,同時(shí)為客戶提供產(chǎn)品定制設(shè)計(jì)、行業(yè)應(yīng)用解決方案和OEM的一站式服務(wù)。 收起

查看更多

相關(guān)推薦

電子產(chǎn)業(yè)圖譜

米爾電子,是一家專注于嵌入式處理器模組設(shè)計(jì)、研發(fā)、生產(chǎn)和銷售于一體的國(guó)家級(jí)高新技術(shù)企業(yè),也被評(píng)為專精特新企業(yè)。米爾電子深耕嵌入式領(lǐng)域10多年,致力于為企業(yè)級(jí)客戶提供基于ARM、FPGA、RISC-V和AI等各種架構(gòu),穩(wěn)定可靠的處理器模組,滿足客戶大批量產(chǎn)品應(yīng)用部署的需求,同時(shí)為客戶提供產(chǎn)品定制設(shè)計(jì)、行業(yè)應(yīng)用解決方案和OEM的一站式服務(wù)。 米爾英文簡(jiǎn)稱“MYIR”,是“Make Your Idea Real”第一個(gè)大寫字母的縮寫。我們的理念是“專業(yè)服務(wù)助力客戶成功”,目前米爾已通過專業(yè)高效的服務(wù),幫助全球數(shù)萬(wàn)家企業(yè)的產(chǎn)品成功上市。